» WEBBOARD

เขียน VHDL เป็นวงจร Delay

คือว่าผมอยากจะเขียนVHDL เพื่อใช้งาน FPGA ทำการ Delay ข้อมูลตอนส่งข้อมูลออก Output ผมยังไม่มีแนวทางเลย พี่ๆคนไหนว่างกรุณาบอกข้อมูลหรือตัวอย่าง SoeceCode ของ VHDL เพื่อเป็นแนวทางแก่ผมด้วยนะครับ ขอบคุณมากครับ

จากคุณ : ธนากร ตั้งกระทู้นี้เมื่อ 02:00 [25/01/2005]

ความคิดเห็นที่1

วิธีง่ายๆๆ ครับ ใช้วงจร counter หารความถี่ของสัญาณ นาฬิกาลง ก็ใช้เป็น วงจร delay ได้แล้วครับ

จากคุณ : ไกรฤกษ์ 17:12 [30/01/2005]

ร่วมด้วยช่วยกันตอบครับ

ชื่อ :
E-Mail :
คำตอบ :		คลิกเพื่อแทรกรูป
	กรุณาป้อนตัวเลขให้ตรงกับภาพ