» WEBBOARD

เกี่ยวกับโปรแกรม

คือผมลองเอาไปทำแล้ว error ครับ
library ieee;
use ieee.std_logic_1164.all;
entity div_clk is
port(
clk_in : in std_logic;
div : in integer range 0 to 255;
clk_out : out std_logic
);
end div_clk;
architecture rtl of div_clk is
begin
process(clk_in)
variable count : integer range 0 to 255 := 0;
variable clk_t : std_logic := '0';
variable a : integer :=0;
begin
a := 255/div;
if clk_in'event and clk_in = '1' then
if count < a then
count := count + 1;
clk_t := clk_t;
else
count := 0;
clk_t := not(clk_t);
end if;
clk_out <= clk_t;
end if;
end process;
end rtl;