» WEBBOARD

vhdl & verilog

ภาษา vhdl แตกต่างจาก ภาษา verilog อย่างไรคะ เช่น ข้อดี ข้อเสีย ? คีอรู้สึกว่า verilog น่าจะเขียนง่ายกว่า

จากคุณ : aon ตั้งกระทู้นี้เมื่อ 12:53 [22/01/2003]

ความคิดเห็นที่1

VHDL จะคล้ายๆกับ PASCAL นะครับ
ส่วน Verilog จะคล้ายๆกับภาษา C

ทั้งสองภาษาไม่ค่อยแตกต่างกันมากนักครับ เพราะเป็นภาษาที่ใช้อธิบายลักษณะพฤติกรรมของฮาร์ดแวร์เช่นกัน แต่ถ้าจะให้ General จริงๆก็น่าจะเป็น VHDL ครับ

จากคุณ : support@astronlogic.com 16:51 [22/01/2003]

ร่วมด้วยช่วยกันตอบครับ

ชื่อ :
E-Mail :
คำตอบ :		คลิกเพื่อแทรกรูป
	กรุณาป้อนตัวเลขให้ตรงกับภาพ