» WEBBOARD

ความคิดเห็นที่1

ขอรายละเอียดหน่อยว่าต้องการด้านไหนอย่างไร ถามกว้างไปหน่อยนะครับส่งมาที่ e mail นี้นะครับ

ความคิดเห็นที่2

หลักการออกแบบ โดยภาษา VHDL
สามารถหาข้อมูลได้จากที่ไหนได้บ้าง

ความคิดเห็นที่3

ภาษา VHDL หรือ VHSIC (Very High Speed Integrated Circuit) Hardware Description Language ซึ่งเป็นภาษาที่พัฒนาขึ้นโดยกระทรวงกลาโหมของสหรัฐอเมริกาในช่วงปี ค.ศ. 1980 โดยเป้าหมายของโครงการนี้ก็เพื่อพัฒนา ขีดความสามารถในการออกแบบวงจรรวมให้สูงขึ้นและสามารถทำได้ง่ายมากยิ่งขึ้น เป้าหมายของหลักของพัฒนาภาษา VHDL มี 2 ประการคือ
1. เนื่องจาก นักออกแบบวงจรรวม มีความต้องการภาษาที่สามารถรองรับ การออกแบบวงจรที่มีความซับซ้อน
2. นักออกแบบต้องการภาษาที่เป็นมาตรฐานหรือเป็นภาษากลางที่ทำให้สามารถเผยแพร่ผลงานการออกแบบกันภายใน กลุ่มนักออกแบบด้วยกันได้

VHDL Advantages
ข้อดี ของ VHDL มีดังนี้คือ
1. Standard VHDL เป็นมาตรฐานของ IEEE ทำให้มี Tools และบริษัทที่สนับสนุนการทำงานมากมาย นอกจากนี้วงจรที่ออกแบบโดย VHDL ก็จะใช้งานได้นานเนื่องจากมีความเข้ากันได้ของภาษากับวงจรที่ได้รับการออกแบบใหม่
2. Government Support เนื่องจาก VHDL ได้รับการพัฒนาโดยกระทรวงกลาโหมของสหรัฐอเมริกา ดังนั้นการออกแบบวงจรโดยใช้ภาษา VHDL จึงได้รับการสนับสนุนจากรัฐบาลสหรัฐอเมริกา
3. Industrial Support เนื่องจากภาษา VHDL เป็นภาษาที่เป็นมาตรฐานของ IEEE จึงมีอุตสาหกรรมจำนวนมากที่รองรับการออกแบบที่ใช้ภาษา VHDL
4. Portability การออกแบบโดยใช้ภาษา VHDL สามารถนำไปจำลองการทำงานหรือสังเคราะห์ด้วยซอฟท์แวร์ตัวใดก็ได้ที่รองรับภาษา VHDL จึงทำให้การออกแบบด้วยภาษา VHDL จึงเป็นการออกแบบที่ไม่ยึดติดกับซอฟท์แวร์ที่ใช้ในการออกแบบ
5. Modeling capability ผู้ออกแบบวงจรสามารถออกแบบวงจรโดยใช้ภาษา VHDL ได้หลายระดับตั้งแต่ระดับ Electronic boxes ถึงระดับทรานซิสเตอร์ และสามารถออกแบบวงจรที่มีความซับซ้อนสูงและมีขนาดใหญ่มากได้
6. Reusability วงจรที่ออกแบบโดยภาษา VHDL สามารถนำกลับมาใช้ใหม่ได้ง่าย เนื่องจากสามารถเปลี่ยนแปลงแก้ไขวงจรได้ง่าย
7. Documentation VHDL เป็นภาษาในรูปแบบบรรยายพฤติกรรม ทำให้เราสามารถอธิบายการทำงานของวงจรภายในการออกแบบได้ทันที

ความคิดเห็นที่4

ตอบผมหน่วย

ความคิดเห็นที่5

เข้าไป download หนังสือ VHDL ภาษาไทย ได้ที่ http://www.tidi.nectec.or.th/frame.html

ความคิดเห็นที่6

เล่มนั้น ผมอ่านบ้างแล้ว แต่เฃ้าใจยากจัง
มีเล่มนี้ ใหม่บ้างมัย

text หรือ ไทยก็ได้ ที่อ่าน เข้าใจง่าย
(เล่มนั้น ต้องใฃ้เวลามากพอสมควร)
(เขียนตกอยู่บ้างทำให้ข้อมูลที่สำคัญหายไป)

ขอบพระคุณมาก

ความคิดเห็นที่7

การออกแบบโดย ภาษา VHDL กับ AHDL ต่างกันอย่างไร ?

ความคิดเห็นที่8

ทำ ไมต้อง FPGA กับ VHDL งง

ความคิดเห็นที่9

การใช้งาน FPGA ไม่จำเป็นต้องใช้ภาษา VHDL เสมอไปก็ได้ครับ FPGA ของแต่ละบริษัทจะมีภาษาของตัวเองด้วยเช่น ของ ALTERA ก็จะมี AHDL ของ XILINX ก็มี ABEL หรือของ Phillips ก็มีภาษา PHDL ครับ
แต่ภาษา VHDL เป็นภาษากลางที่สุดสามารถใช้งานได้กับ FPGA หรือ Synthesis Tools ของทุกบริษัท

ความคิดเห็นที่10

ทำใม เงียบจัง

ความคิดเห็นที่11

ลองเข้าไปดูชีตในร้านถ่ายเอกสารของ ม.มหานครดูสิ เค้าเอาทั้ง เทกซ์ กับไทยรวมในนั้นแล้ว มีสิบชุดหนะ ซัก 50 บาทเห็นจะได้ เข้าใจดี

ความคิดเห็นที่12

ลองเข้าไปที่นี่สิ เป็นเว็บของผู้บรรยายของเนคเทค เกี่ยวกับ VHDL และ FPGA
http://www.tidi.nectec.or.th/~kitalo/

ความคิดเห็นที่13

so cool

ความคิดเห็นที่14

ตอนนี้ก็ต้องทำ project โดยใช้ VHDL เหมือนกัน มีหนังสือเล่มนึงชื่อ DIGITAL DESIGN เป็น TEXT ดูคร่าวๆแล้วนาจะดีมีตัวอย่างของ VHDL ด้วย
ของ jonh f. wakerly

ความคิดเห็นที่15

สุดยอด

ความคิดเห็นที่16

ลองไปหาซื้อหนังสือตามร้าน Se-ed ทั่วไปครับ ชื่อหนังสือ ภาษา VHDL สำหรับการออกแบบวงจรดิจิตอล หรือซื้อผ่านทาง website ที่นี้เลยครับ http://www.se-ed.com/Shop/Detail.Aspx?Icode=9789745349629

ความคิดเห็นที่17

ใครมีโปรเจคเกี่ยวกับ FPGA และ VHDL บ้าง

ความคิดเห็นที่18

ช่วยบอกทีว่าFPGAทำงานยังไงคับช่วยบอกผมที

ความคิดเห็นที่19

ความคิดเห็นที่20

แอดมาคุย ได้นะ... ผมเคยทำโปรเจ็กเอฟพีจีเอ ด้านคอนโทรล อะ

ความคิดเห็นที่21

Test

ความคิดเห็นที่22

ขอบคุณมากครับ
สุดยอดเลยครับ