» WEBBOARD

คำสั่งหน่วงเวลาใน VHDL

ผมมีปัญหาเกียวกับการใช้คำสั่งหน่วงเวลาครับ เขียนโปรแกรมแล้วพอไป Simmulate ไม่เห็นมันจะหน่วงให้เลยทำไงดีอ่ะ

a <= b after 10 ns;

จากคุณ : กรัน ตั้งกระทู้นี้เมื่อ 02:37 [28/04/2002]

ความคิดเห็นที่1

คำสั่งเกียวกับหน่วงเวลาจะเป็นคำสั่งที่ไม่สามารถนำไป Synthesis เป็นวงจรได้ครับ ตัว Complier จะไม่สนใจคำสั่งนี้นะครับ

คำสั่งเกียวกับเวลาจะใช้สำหรับเขียน Testbench ครับไม่สามารถสังเคราะเป็นวงจรได้

ขอย้ำ ไม่สามารถสังเคาระห์เป็นวงจรได้ครับ

จากคุณ : support@astronlogic.com 00:21 [30/04/2002]

ร่วมด้วยช่วยกันตอบครับ

ชื่อ :
E-Mail :
คำตอบ :		คลิกเพื่อแทรกรูป
	กรุณาป้อนตัวเลขให้ตรงกับภาพ