Web Analytics
CONTACT | TEL : 02-728-3440, EMAIL : SALES@ASTRONLOGIC.COM | Cart 0
การใช้งานโปรแกรม MAX+PLUSE II เบื้องต้น (4)

» การใช้งานโปรแกรม MAX+PLUSE II เบื้องต้น (4)

การใช้งานโปรแกรม MAX+PLUSE II เบื้องต้น (4)

การโปรแกรมลงชิพ FPGA

13. ขั้นตอนนี้จะเป็นการโปรแกรมวงจรที่ออกแบบไว้ลงในชิพ FPGA ซึ่งก่อนที่จะทำการโปรแกรมนั้นจำเป็นต้อง มีการกำหนดตำแหน่งขาของอุปกรณ์ต่างๆ ที่อยู่ในวงจรกับขาของ FPGA ก่อน โดยเริ่มจากการเรียกเมนู Max+ Plus / Floorplan Editor หลังจากนั้นหน้าต่าง Floorplan Editor จะปรากฏขึ้นมาดังรูปที่ 4.25 ซึ่งเป็น Layout แบบ LAB View (Logic Array Block View)

รูปที่ 4.25 Floorplan Editor ใน Layout แบบ LAB View

เนื่องจาก Layout แบบ LAB View นี้ อาจพิจารณาได้ลำบากในแง่ของการต่อวงจร ดังนั้นจึงควรเปลี่ยน Layout ให้เป็นแบบ Device View ดังรูปที่ 4.26 ซึ่ง Layout แบบนี้จะเป็นการมองจากตำแหน่งขาที่ แท้จริงของ FPGA เบอร์ที่เราระบุไว้โดยการเรียกเมนู Layout / Device View


รูปที่ 4.26 Floorplan Editor ใน Layout แบบ Device View

หลังจากนั้นทำการกำหนดกำหนดอินพุทและเอาท์พุทของวงจรลงไปโดยเรียกเมนู Assign / Back-Annotate Project... ซึ่งจะมีไดอะล็อก Back-Annotate Project ปรากฏขึ้นมา ให้คลิกที่ Chip, Pin & Device / OK ดังรูปที่ 4.27

รูปที่4.27 เลือก Chip, Pin & Device

สังเกตได้ว่าเมื่อผ่านขั้นตอนนี้ไปแล้วโปรแกรม MAX+PLUS II จะทำการกำหนดตำแหน่งขาต่างๆ มาให้เรียบร้อย แล้วแต่อาจยังไม่เหมาะสมกับการเชื่อมต่อของบอร์ดทดลอง ดังนั้นจึงต้องทำการเปลี่ยนแปลงตำแหน่งขาต่างๆ ของ ชิพ FPGA ก่อน โดยเลือกเมนู Layout / Current Assignment Floorplan การเปลี่ยนแปลงตำแหน่งขาของชิพ FPGA สามารถทำได้โดยการคลิกซ้ายที่ขาของชิพค้างไว้แล้วเคลื่อนไปวางไว้ที่ตำแหน่งใหม่ โดยที่


CLK_I ต่อกับขาที่ 83
U/DN ต่อกับขาที่ 49
a ต่อกับขาที่ 33
b ต่อกับขาที่ 34
c ต่อกับขาที่ 35
d ต่อกับขาที่ 36
e ต่อกับขาที่ 37
f ต่อกับขาที่ 39
g ต่อกับขาที่ 40
CM1 ต่อกับขาที่ 44


หลังจากทำการเปลี่ยนแปลงตำแหน่งขาของชิพเรียบร้อยแล้วให้ Save และ คอมไพล์ใหม่อีกครั้ง

14.ทำการโปรแกรมวงจรลงในชิพ FPGA โดยเลือกที่เมนู MAX+PLUS II / Programmer ซึ่งหากยังไม่ เคยติดตั้งอุปกรณ์สำหรับโปรแกรมชิพ FPGA (สาย ByteBlaster) ก็จะมีไดอะล็อก Hardware Setup ปรากฏขึ้นมา ให้นำสาย Byte Blaster มาต่อที่พอร์ตขนาน (พอร์ต Printer) แล้วเลือก Hardware Type เป็น ByteBlaster (MV) และกดปุ่ม OK ดังรูปที่ 4.28

รูปที่ 4.28 Hardware Setup

เมื่อโปรแกรม MAX+PLUS II ตรวจพบว่ามีสาย Byte Blaster ต่ออยู่ที่พอร์ตขนานแล้ว หน้าต่าง Programmer จะเป็นดังรูปที่ 4.29 จากนั้นให้กดปุ่ม Program เพื่อโหลดวงจรลงชิพ FPGA

รูปที่ 4.29 Programmer

ข้อสังเกตอย่างหนึ่งในการโปรแกรมวงจรคือหาก Device ของ FPGA ที่เลือกเป็นอุปกรณ์ประเภท EEPROM- Base FPGA หรือที่เรียกว่า CPLD (เบอร์ IC จะขึ้นต้นด้วย EPM) ไฟล์ที่โปรแกรมจะมีนามสกุลเป็น pof ซึ่งก่อน ที่จะโปรแกรมวงจรลงในชิพ FPGA ให้ทำการตรวจสอบก่อนว่าได้ทำการต่อสาย ByteBlaster กับบอร์ดทดลอง เรียบร้อยแล้ว และได้ทำการจ่ายไฟให้กับบอร์ดทอลองแล้ว มิฉะนั้นการโปรแกรมข้อมูลลงในชิพ FPGA จะเกิดการผิด พลาดได้

ทดสอบการทำงานของวงจร

15. จากวงจรตัวอย่างเป็นวงจรนับ (Counter) จะทำการนับตั้งแต่ 0-9 ในขณะที่ U/DN เป็น Logic "1" จะนับขึ้น และหาก U/DN เปลี่ยนเป็น Logic "0" ก็จะนับลง แต่เนื่องจากสัญญาณ Clock ในบอร์ดทดลองมีความถี่สูงมาก ดังนั้น เมื่อทำการโปรแกรมลงไปแล้ว จะสังเกตผลที่ 7-Segment ได้ไม่ชัดเจน ซึ่งการแก้ไขอาจทำได้โดยการนำวงจรหาร มาทำ การหารความถี่ของสัญญาณ Clock ลงดังรูป